#### **LUMINOUS DISPLAY DEVICE**

Publication number: JP2000089691
Publication date: 2000-03-31

Inventor:

SHIOTANI MASAHARU

Applicant:

CASIO COMPUTER CO LTD

Classification:

- international:

G09F9/30; G09F13/22; G09F9/30; G09F13/22; (IPC1-

7): G09F9/30; G09F13/22


european:

Application number: JP19980258772 19980911 Priority number(s): JP19980258772 19980911

Report a data error here

#### Abstract of JP2000089691

PROBLEM TO BE SOLVED: To reduce loss power in an active element controlling luminescence of respective pixels of an organic EL display device. SOLUTION: One pixel of an organic EL element is provided with two active elements of a selection transistor 3 and a drive transistor 5. Then, the selection transistor 3 is connected to a gate line 1 and a drain line 2. Further, the drive transistor 5 is connected to the selection transistor 3. Then, three first-third EL elements 11, 12, 13 are serially connected to the drive transistor 5. Then, even when a current flowing through respective EL elements 11, 12, 13 is reduced, required luminance is obtained. Then, the current flowing through the drive transistor 5 is reduced, and loss potential in the drive transistor 5 is lowered. Thus, the loss power in the drive transistor 5 is reduced.



Data supplied from the esp@cenet database - Worldwide

EEST AVAILABLE COPY

#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-89691 (P2000-89691A)

(43)公開日 平成12年3月31日(2000.3.31)

(51) Int.Cl.7	
G09F	9/30
	13/22

識別記号 365 F I G 0 9 F 9/30 13/22 デーマコート\*(参考) 365Z 5C094 M 5C096

## 審査請求 未請求 請求項の数3 OL (全 14 頁)


(21)出願番号 特願平10-258772	特願平10-258772	(71)出顧人 000001443
		カシオ計算機株式会社
(22)出願日 平成10年9月11日(1998.9	平成10年9月11日(1998.9.11)	東京都渋谷区本町1丁目6番2号
		(72)発明者 塩谷 雅治 東京都羽村市栄町3丁目2番1号 カシオ 計算機株式会社羽村技術センター内
		(74) 代理人 100090033
	弁理士 荒船 博司 (外1名)	
		Fターム(参考) 50094 AA13 AA22 AA45 BA03 BA09
		BA27 CA20 DB04 EA04 ED12
		50096 AA00 AA27 BA04 BB45 CC07
		CC27 CC29 DC29

### (54) 【発明の名称】 自発光表示装置

#### (57)【要約】

【課題】 有機EL表示装置の各画素の発光を制御するアクティブ素子における損失電力を低減する。

【解決手段】 有機EL索子の一画素には、選択トランジスタ3と駆動トランジスタ5との二つのアクティブ素子が備えられている。そして、選択トランジスタ3がゲートライン1とドレインライン2とに接続されている。また、選択トランジスタ3に駆動トランジスタ5が接続されている。そして、駆動トランジスタ5に、三つの第一〜第三EL素子11、12、13が直列に接続されている。これにより、各EL索子11、12、13を流れる電流を低くしても、所望の輝度を得ることができる。そして、駆動トランジスタ5を流れる電流を低く抑えるとができるとともに、駆動トランジスタ5における損失電力を低減することができる。



#### 【特許請求の範囲】

【讃求項1】 各画素毎にアクティブ素子を備え、該ア クティブ衆子により自発光衆子を駆動する自発光表示装 置において、一画案に自発光素子が複数個備えられると ともに、これら複数個の自発光索子が電気的に直列に上 記アクティブ素子に接続されていることを特徴とする自 発光表示装置。

【請求項2】 請求項1記載の自発光表示装置におい て、上記自発光素子のカソードが上記アクティブ素子に 接続されていることを特徴とする自発光表示装置。

【請求項3】 請求項1または2記載の自発光表示装置 において、上記アクティブ紫子が、メモリ性を有するト ランジスタとされていることを特徴とする自発光表示装 置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アクティブ素子に より駆動される自発光素子を備えた自発光表示装置に係 り、特に低消費電力で表示が可能な自発光表示装置に関 する。

[0002]

【従来の技術】自発光素子を用いた表示装置としては、 エレクトロルミネッセンス (以下、ELと称する) 素子 を用いたもの、特に有機EL素子を用いたEL表示装置 が知られている。上記有機EL素子は、幅広い電流密度 領域に渡り、量子効率がほぼ一定となる特徴を有する。 これは、有機EL素子の経時変化(髙抵抗化・ダークス ボット増加) および環境温度に関わらず、ほぼ安定して いる。この特徴を生かして、定電流駆動を実施すること 知られており、画像表示等の髙精度表示においては、こ の方法を採ることが望ましい。

【0003】図13は、アクティブ駆動型の有機EL表 示装置の一つの画素を示す回路の一例である。図13に 示される有機EL表示装置の一画素においては、ゲート ライン(選択ライン1)にゲート電極が接続され、ドレ インライン (データライン2) にドレイン電極が接続さ れた選択トランジスタ3(FET型のTFT)と、該選 択トランジスタ3のソース電極にゲート電極を接続さ れ、ドレイン電極にEL用電源が接続され、ソース電極 40 にEL素子4の陽極が接続された駆動トランジスタ5 (FET型のTFT) とが設けられている。そして、上 記一画素には、上述のように陽極が駆動トランジスタ5 に接続され、陰極が接地されたEL素子4が設けられて

【0004】そして、このような有機EL表示装置にお いては、選択ライン1に電圧が印加されて、一列の画素 が選択され、この一列の画素のうちの発光させるべき画 素のデータライン2に電圧が印加される。これにより発 光させるべき画素においては、選択トランジスタ3のド 50 のゲート電極に電圧を印加するだけで、ほとんど電流が

レイン電極にデータライン2から電圧が印加されるとと もに、選択トランジスタ3のゲート電極に選択ライン1 から電圧が印加されることにより、選択トランジスタ3 のソース電極から駆動トランジスタ5のゲート電極に電 圧が印加されることになる。

【0005】そして、駆動トランジスタ5のドレイン電 極にはEL用電源が常時接続された状態となっているの で、駆動トランジスタ5のゲート電極に選択トランジス タ3のソース電極から閾値以上の電圧が印加されること 10 により、駆動トランジスタ5のソース電極からEL索子 4に電流が流れ、EL素子4が発光することになる。ま た、選択トランジスタ3と駆動トランジスタ5との間に は、図示しない付加容量があり、選択ライン1及びデー タライン2からの電圧の印加が無くなり、選択トランジ スタ3のソース電極から駆動トランジスタ5のゲート電 極への電圧の印加が終わった後にも、上記付加容量によ り所定の時間、駆動トランジスタ5のゲート電極に閾値 以上の電圧が印加され、EL素子4に電流が流されるこ とになる。これにより、各画素が順次スキャンされてE わってしまうことがなく、各画素にEL索子を発光させ るデータを順次スキャンしながら入力するほぼ1フレー ム分の間、各画素のE L素子4を発光させておくことが 可能となっている。

[0000]

【発明が解決しようとする課題】ところで、TFT(th in film transistor) 等のアクティブ素子を用いて各画 紫毎の有機EL紫子を駆動しようとした場合には、例え ば、トランジスタにより電流制限をかけるため、電力損 で、均一かつ髙精度の輝度制御を行うことができる事が 30 失が生じ、消費電力が大きくなる。例えば、上述のよう な図13に示す回路においては、以下のように多くの電 力がトランジスタで消費されることになる。

> 【0007】例えば、図13に示すような回路におい て、EL素子4の所定輝度を発光するための駆動条件を 電圧1[V]と、電流iとし、駆動トランジスタ5が図1 4に示されるような特性を有するものとする。なお、駆 動トランジスタ5は、例えば、図14に示すような特性 を有するものとした場合に、EL素子4を駆動するため の所望のドレイン電流iを確保して定電流特性を得るた めには、ゲート電圧Vg=20[V]が必要となり、この ときの定電流領域は、ソース・ドレイン間の電圧である ドレイン電圧V dが 1 0 [V]以上の場合となる。すなわ ち、駆動トランジスタ5となるTFTのドレインーソー ス間において、最低10[V]の電位損失が必要となる。 【0008】以上のことから、駆動トランジスタ5にお ける損失電力は、電流iが流れるとともに電位損失が1 0[V]以上であることから約10iとなる。また、EL 累子4においては、7 i の電力が消費されることにな る。そして、選択トランジスタ3が駆動トランジスタ5

20

流れないものとして、選択トランジスタ3における損失 電力を無視すると、全消費電力は、10i+7iとな る。そして、全消費電力における駆動トランジスタ5の 損失電力の割合は、10i/17i=10/17、すな わち58.8%にも及ぶことになる。従って、低消費電 力を実現するためにTFT駆動を採用するものとして も、このままでは、駆動トランジスタによる損失電力が 大きく十分な効果を得ることができない。

【0009】本発明は上記事情に鑑みてなされたもので あり、アクティブ索子による損失電力を低減することに 10 とになるとともに、アクティブ索子の端子の一つが接地 より、低消費電力で画像表示が可能な自発光表示装置を 提供することを目的とする。

#### [0010]

【課題を解決するための手段】本発明の請求項1記載の 自発光表示装置は、各画素毎にアクティブ素子を備え、 該アクティブ素子により自発光素子を駆動する自発光表 示装置において、一画素に自発光素子が複数個備えられ るとともに、これら複数個の自発光素子が電気的に直列 に上記アクティブ素子に接続されていることを特徴とす

【0011】上記構成によれば、自発光素子が電流を流 すことにより発光するものである場合に、一画素に複数 個の自発光素子を備えることにより、各自発光素子に流 れる電流の値を低くしても、一個の自発光素子に高い値 の電流を流した場合と同様の輝度を得ることができる。 これにより、複数個の自発光素子を電気的に直列にアク ティブ素子に接続するものとした場合には、複数個の自 然発光素子を合わせた輝度レベルと同じ輝度レベルの一 個の自然発光素子をアクティブ索子に接続した場合に比 較して、アクティブ素子を流れる電流の値を低くするこ 30 接続された発光素子を多数回発光させるようにすること とができるので、アクティブ素子における損失電力を低 減することができる。従って、上述のような構成とする ことにより、アクティブ素子における損失電力を低減し て自発光表示装置全体の消費電力の低減を図ることがで きる。

【0012】なお、上記自発光素子とは、基本的に有機 EL索子であるが、アクティブ素子により流れる電流を 制御することで発光を制御することができる自発光素子 であれば、有機EL素子以外であっても良い。また、上 機EL素子は、電流が流れている間だけ発光し、アクテ ィブ索子は基本的に外部からデータとなる信号が入力さ れた間だけ電流を出力するので、例えば、上記従来例に おいて選択トランジスタと駆動トランジスタと付加容量 とを用いたように、データ信号が入力され終わった後も 僅かな時間だけ、EL素子に電流が流れるようになった 機構を有する必要がある。また、アクティブ素子とし て、入力されたデータ信号を記憶するメモリ性を有する ダブルゲートメモリ薄膜トランジスタ(以後、DGメモ リTFTと称する)のような素子を用いた場合には、記 50 一例の自発光表示装置を図面を参照して説明する。図 1

憶されたデータに基づいて1フレーム分の時間の間に多 数回、EL索子を光らせるようにして、1フレーム分の 間ほぼ連続した表示を行うものとしても良い。

【0013】本発明の請求項2記載の自発光表示装置 は、請求項1記載の自発光表示装置において、上記自発 光索子のカソードが上記アクティブ索子に接続されてい ることを特徴とする。上記構成によれば、自発光素子の カソードがアクティブ素子に接続され、自発光素子のア ノードが、例えば、自発光素子用の電源に接続されると されることになる。この際には、アクティブ素子をオン オフする信号の電位が、直接グランドレベルに対して定 まるので、コントロール性、応答速度に優れる利点があ る。例えば、自発光素子に接続されるアクティブ素子を トランジスタ(駆動トランジスタ)とした場合に、トラ ンジスタの例えば、ソース(もしくはドレイン)に、自 発光素子のカソードを接続し、ドレイン(もしくはソー ス)を接地した場合に、トランジスタのゲート電位が、 直接グランドレベルに対して定まるので、コントロール 性・応答速度に優れる利点がある。

【0014】本発明の請求項3記載の自発光表示装置 は、請求項1または2記載の自発光表示装置において、 上記アクティブ素子が、メモリ性を有するトランジスタ とされていることを特徴とする。上記構成によれば、メ モリ性を有するトランジスタを用いることにより、例え は、一回、自発光素子を発光させるか否かを示すデータ の信号が書き込まれたメモリ性を有するトランジスタに おいて、各画素のアクティブ素子に順次データを出力す る間に、発光を示すデータを記憶したアクティブ紫子に ができる。

【0015】すなわち、二個のトランジスタと付加容量 とを用いた場合には、発光すべき各画素の自発光素子 が、ほぼ1フレーム分の時間の間、発光することによ り、連続して画像を表示した状態に見せることを可能と しているが、上述のメモリ性を有するトランジスタを用 いた場合には、各画素にデータを入力していく際に、既 に入力されたデータに基づいて、発光すべき画素の自発 光素子が1フレーム分の間、多数回発光することにな 記アクティブ素子は、例えば、TFTであるが、上記有 40 り、短時間の間に多数回発光させることで、発光すべき 画案が連続して発光した状態に見せることが可能となる とともに、これにより連続して画像を表示した状態に見 せることができる。そして、このようにすれば、各画素 において、それぞれ一個のアクティブ素子により、自発 光累子を制御することができるので、従来のように各画 素において二つのトランジスタを用いた場合よりも、自 発光表示装置の構成を簡略化することができる。

【発明の実施の形態】以下に、本発明の実施の形態の第

は第一例の自発光表示装置の一画索の構成を説明するた めの回路図であり、図2は上記一画素のEL素子のカソ ード及びキャバシタ電極 1 () a を除いた平面構造を示す ものであり、図3は上記一画素の平面構造を示すもので あり、図4は従来例と第一例とでの駆動トランジスタに おける電位損失の違いを示すグラフであり、図5は従来 例と第一例とでのEL素子の電流特性の違いを示すグラ **フである。** 

【0017】なお、第一例の自発光表示装置は、本発明 を有機EL表示装置に応用したものであり、図1~3に 10 形成されている。 示されるような画素がマトリクス状に多数整列された状 態で配設されることにより表示装置の表示部分が構成さ れるものである。そして、表示装置の表示部分の各画素 のアクティブ素子に信号を出力するためのドライバや電 源等が接続されることにより画像が表示可能なものであ り、単色発光表示、多色発光カラー表示が可能な画像表 示装置とすることができる。

【0018】図1に示すように、第一例の自発光表示装 置の一画素においては、従来と同様に、選択ライン1に ゲート電極が接続され、データライン2にドレイン電極 20 が接続された選択トランジスタ3と、該選択トランジス タ3のソース電極にゲート電極を接続され、ドレイン電 極にEL用電源が接続された駆動トランジスタ5とを備 えている。選択トランジスタ3のソース電極と駆動トラ ンジスタ5のゲート電極との間には付加容量10が介在 されている。

【0019】そして、第一例においては、駆動トランジ スタ5のソース電極に第一日し素子11と、第二日し素 子12と、第三日し素子13とが直列に接続されてい る。そして、図2及び図3の一画素の平面構造を参照し 30 て、一画素の構造をより具価的に説明すると、例えば、 画素の横の各行毎に選択ライン1が左右に延在して配置 され、画素の縦の各列毎にデータライン2が前後に延在 して配置されている。また、画素の縦の列毎にEL用の 電源に接続されたEL電源ライン14が前後に延在して 配置され、画素の横の行毎に接地されたGNDライン1 5が左右に延在して配置されている。

【0020】そして、上頭のように選択トランジスタ3 のドレイン電極がデータライン2に接続され、選択トラ ンジスタ3のゲート電極が選択ライン1に接続されてい る。また、選択トランジスク3のソース電極は、接続ラ イン16を介して駆動トランジスタ5に接続されてい る。また、駆動トランジスならは、上述のように、その ゲート電極が接続ライン 1/6 を介して選択トランジスタ 3のソース電極に接続されるとともに、そのドレイン電 極がEL電源ライン14年接続されている。そして、駆 動トランジスタ5のソーニ電極に、第一日L素子11の アノードIlaが接続され、第二EL素子12のアノー ド12aが第一EL素子!!のカソード11bに接続さ

12のカソード12bに接続され、第三EL素子13の カソード13bがGNDライン15に接続されている。 【0021】また、上記各部材は、図示しないガラス基 板上に設けられるとともに、ガラス基板上には、第一~ 第三EL索子11、12、13の発光部11c、12 c、13cを除く部分に、例えば、酸化クロム等からな る反射防止膜としてのブラックマスク21が形成されて いる。そして、ブラックマスク21には、EL索子の発 光部11c、12c、13cに対応する部分に開口部が

【0022】また、第一~第三EL索子11、12、1 3のアノード11a、12a、13aと、カソード11 b、12b、13bとの間には、基本的に層間絶縁膜が 形成されるとともに、層間絶縁膜には、第一~第三EL 素子11、12、13の発光部11c、12c、13c の部分に開口部が設けられるとともに、第二EL索子1 2のアノード12aと第一EL素子11のカソード11 bとが接続され部分と、第三EL素子13のアノード1 3 a と第二Eし素子12のカソード12 b とが接続され る部分にコンタクトホールとしての開口部が形成されて いる。

【0023】また、上記層間絶縁膜が第一~第三EL素 子11、12、13の発光部11c、12c、13cの 周縁部に重なって発光部11c、12c、13cを囲ん だ状態となっており、層間絶縁膜により発光部11c、 12 c、13 c の実際に表示に寄与して発光する発光領 域の範囲が規制された状態となっている。上記選択トラ ンジスタ3及び駆動トランジスタ5は、周知のFET型 のTFTである。

【0024】また、第一~第三EL素子11、12、1 3は、周知の有機EL層を有するものであり、例えば、 ITOからなる透明なアノード11a、12a、13a と、仕事関数の低い金属等の元素からなるカソード11 b、12b、13bと、これらの間にそれぞれ挟まれた 発光部11 c、12 c、13 cとからなり、該発光部1 1c、12c、13cは、周知の有機EL層として、正 孔輸送層、発光層、電子輸送層等からなるものである。 【0025】また、各画素の第一~第三EL素子11、 12、13の発光部11c、12c、13c(発光領 40 域)は、基本的に、従来のEL表示装置において、一画 素に一つのEL素子を設けた際のEL素子の発光部(発 光領域)における輝度と同様の輝度を出せるように、従 来のEL表示装置と第一例の自発光表示装置とが略同様 の規格のものであると仮定した場合に、従来の―画素に 一つ設けられたEL素子の発光部の面積と、第一例の第 一~第三EL索子11、12、13の三つの発光部11 c、12c、13cを合わせた面積とが略同じになるよ うになっている。すなわち、第一~第三EL累子の発光 部11c、12c、13cは、一つの画素に必要な輝度 れ、第三EL素子13のアイード13aが第二EL素子 50 の一つの発光部を三つに分割した状態となっている。な

お、これは本発明の一例としてであり、本発明は、基本 的に一画索に複数のEL點子が配置され、各EL素子が アクティブ紫子に直列に繋がれていれば良く、従来より 各画案の輝度を高くするものとしても良い。

【0026】また、第一~第三EL素子11、12、1 3の発光部11c、12c、13cは、縦一列に互いに 離間して配置された状態とされるとともに、上下の画素 の列において、各画素間に渡って発光部11c、12 c、13cが互いに等間隔に配置されるようになってい る。また、自発光表示装置は、ここではカラー表示を行 10 うものであり、RGBの三原色の表示を行うための三種 類の画素を備え、かつ、同じ色の画素が縦一列又は横一 行に配置されるとともに、高級の列又は横一行がRGB の各色を繰り返すように配置されている。また、上述の ように各発光部11c、12c、13cの周囲は、ブラ ックマスクが配置された特態となっており、ブラックマ スクにより黒を表現する(黒レベルを確保する)ように なっている。

【0027】また、上記選択トランジスタ3のソース電 に示すように、付加容量10が設けられている。なお、 付加容量10は、EL電源ライン14に沿った接続ライ ン16とその上に設けられたゲート絶縁膜と、ゲート絶 縁膜上に設けられたキャパシタ電極10aと、から構成 されている。キャパシタ電源10aは、ゲート絶縁膜に 設けられたコンタクトホールを介してGNDライン15 の引き出し線部15 a に接続されている。なお、付加容 量10は、上述のものに限られるものではなく、どのよ うな形でも静電容量を有し、選択ライン1もしくはデー タライン2の電圧がしきい 原未満となった後も所定の 間、駆動トランジスタ5のゲート電極に印加する電圧を 保持できるものならば良い

【0028】そして、以上つように一つの画素における 一つのEL素子を三つに分割した状態に第一〜第三EL **素子11、12、13を設け、これら第一~第三EL素** 子11、12、13を直倒に駆動トランジスタ5に接続 した場合には、以下のよう一年用効果を得ることができ る。まず、上述のように 一切の第一〜第三EL素子1 正し表示装置のEL素子ー 1、12、13が、従二 つを三つに分割した状態 に、第一~第三EL累。 | 12、13の駆動電圧 は、上述した従来の場合 こ7171となる。そして、 これら第一~第三EL計 11112、13を直列に接 続した場合に、合計2 1 1 1 回駆動電圧が必要となる。 【0029】一方、有機じ、端子は電子と正孔の再結合 に起因して発光するため。一般に有機EL素子の発光輝 度は流れる電流にほぼ比例であ。ことで第一〜第三EL 素子11、12、13を貼めするのに必要な電流は、そ れぞれの素子において、主主的のEL素子が所定輝度で 発光するのに必要な電流をしとした場合に、その三分の 50 ととができる。また、従来に比較して、各画素の輝度を

一の i / 3で良い事になる。これは、上述のように、従 来のEL紫子(発光部)の面積と第一例の第一~第三E L紫子11、12、13(発光部11c、12c、13 c)を合わせた面積とがほぼ同じ、すなわち、従来のE し索子 (発光部)の面積に対する第一例の第一~第三E L累子11、12、13(発光部11c、12c、13 c)の面積をそれぞれ1/3と設定しているため、第一 ~第三E L 素子 1 1、 1 2、 1 3 の各発光領域の単位面 積あたりに流れる電流が従来のそれと等しいからであ

【0030】さらに、駆動トランジスタ5の電流-電圧 特性を図4に示すようなものと設定した場合に、従来、 駆動トランジスタ5から一つのEL素子に流すための電 流iを確保して定電流特性を得るためには、ゲート電圧 がVg=20[V]必要であり、また、この時の定電流領 域は、Vdが10[V]以上であり、駆動トランジスタ5 において最低10[V]の電位損失が必要であった。それ に対して、第一例においては、駆動トランジスタ5から 三つのE L 素子 1 1 、 1 2 、 1 3 に流すための電流 i / 極と駆動トランジスタ5のゲート電極との間には、図3 20 3を確保して定電流特性を得るためには、ゲート電圧が Vg=11.5[V]必要であり、また、この時の定電流 領域は、Vdが5[V]以上であり、駆動トランジスタ5 において最低5 [V]の電位損失が必要となる。すなわ ち、従来、駆動トランジスタ5における電位損失が10 [V]であったものを第一例においては5[V]に減少させ ることができる。

> 【0031】従って、駆動トランジスタ5における損失 電力は、(5/3) i =約1. 67 i となり、従来の1 Oiに比較して約1/6に軽減できることになる。ま 30 た、全消費電力中における駆動トランジスタ5の損失電 力の割合は、以下のようになる。選択トランジスタ3が 駆動トランジスタ5のゲート電極に電圧を印加するだけ で、他の素子と比べ電流があまり流れないので、選択ト ランジスタ3における損失電力を無視すると、EL素子 の一画素での全消費電力は、三つのEL素子11、1 2、13の消費電力と、駆動トランジスタ5の損失電力 と和となる。

【0032】従って、全消費電力中における駆動トラン ジスタ5の損失電力の割合は、駆動トランジスタ5にお カ (5/3) i と三つのE L 素子 1 1、12、13 にお ける消費電力7 [V]×(i/3) [A]×3との和で割 った値、すなわち、((5×(i/3))/((5+2 1)/(i/3))=約19%となる。以上により、自 発光表示装置の各画素の三つの第一~第三EL索子1 1、12、13が合わせて従来の一つの画素に一つだけ 設けられたEL素子と同様の輝度で発光するものとした 場合に、駆動トランジスタ5における損失電力を大幅に 削減し、自発光表示装置における消費電力の低減を図る 髙めるものとしても、消費電力の増加を防止することが できる。

【0033】また、第一四〇自発光表示装置において は、ブラックマスクにより温を表現する(黒レベルを確 保する)ようになっている心で、黒を表現するために、 自発光表示装置の自発光素子の前に光を吸収するフィル タ (偏光フィルタ等を含む) 配置した場合のように、フ ィルタに自発光素子の光○一部が吸収されてしまうよう なことがなく、自発光器手の発光をフィルタに吸収され ることなく、表示光として思いることができるので、所 10 減少させることが可能であり、EL素子の応答特性を大 望の輝度を得るために必要な消費電力をフィルタを用い た場合に比較して低くすることができる。

【0034】また、ブラッケマスクを用いた場合には、 画素のピッチが有る程度と、かつ、画素全体の面積中 におけるブラックマス クキ属いた発光する発光領域(E L素子部分)の面積の割合が小さいと、互いに隣り合う 発光領域間の間のブラックエスクの幅が広くなり、この 幅が人間の目で認知可能なものとなり、例えば、各色の 発光部を発光させて白花製品させた場合に、白黒の縞模 様が見えるような状態になる可能性がある。

【0035】しかし、上述のように一画素中における発 光部となるEL素子を視れてするとともに、互いに離間 して配置するようにすねは、ブラックマスク中に複数の 発光領域が離間して配置されることにより、ブラックマ スクの幅が狭くなり、人間に認知できない幅とすること が可能となる。従って、ニュックマスクを用いるものと しても、ブラックマスタに、る縞模様や格子模様の出現 を避けることが可能となり 低消費電力で高品位な表示 を可能とすることができる。

られた従来のEL素子をはば三分割したのとほぼ同様の EL素子を三つ設け、これで直列に接続した場合には、 EL素子における静電管制 2分Celが以下のように大幅 に減少することになる。まず、従来、画素に一つだけ E L素子を設けた場合のElgiFO節電容量をC1とし、 第一例の三つのEL紫 点 静電容量を合わせた合成容量 をC3とし、第一例のヨニューに上端子のうちの一個のE L素子の静電容量をCLLはる。

【0037】そして、Elligerial 側当たりの静電容量C 2は、従来のEL素子を 関したのと同様の構成、す なわち、EL素子の面積。三米のほぼ1/3としている **ので、C2=C1/**3となる。それで、この第一例のEL 素子を直列三段で合成した。出版の合成容量C3は、

 $C_3 = 1 / (1 / C_2 + 1 + 1 / C_2)$  $= C_{1}/9$ 

となり、従来の1/9つ計画問題となる。

【0038】そして、 日日日常子からなるEL部に おける蓄積電荷Q3は、ドートデーつにかけられる電圧 をV (上述のように領点。) 一つのEL素子にかけられる 電圧と同じ)とした場合。

 $Q3 = C3 \times (3 \times V)$  $-\text{C1}\times\text{V}/3$ 

となり、従来の1/3となる。

【0039】そして、一般に、静電容量による充電/放 電現象により、EL索子の発光に寄与する実行電流は減 少する。特に、立ち上がり/立ち下がりにおいて、その 減少率が極めて大きくなり、結果として、EL索子の発 光応答性を著しく悪化させる。第一例においては、上述 のように従来に比較して、例えば、静電容量を1/9に きく改善できる。

10

【0040】すなわち、このように静電容量を減少させ た場合に、図5 (A) に示す従来のEL繁子において は、立ち上がり時に電流がすぐにピークに至らずになだ らかに立ち上がり、立ち下がり時に電流がすぐに低下せ ずに尾を引いた状態となるのに対して、図5(B)に示 す第一例の三段直列のEL素子においては、立ち上がり 時に、電流がすぐにピークに至り、立ち下がり時もほと んど尾を引かない状態とすることができる。従って、第 20 一例の三段直列のEL素子においては、高速応答・正確 な輝度制御が実現でき、高品位表示に有用である。

【0041】次に、本発明の実施の形態の第二例を図面 を参照して説明する。図6は第二例の自発光表示装置の 一画素の構成を説明するための回路図であり、図7は上 記一画素のEL素子のカソードを除いた平面構造を示す ものであり、図8は上記一画素の平面構造を示すもので あり、図9は上記一画素の一部の断面構造を示すもので ある。

【0042】なお、第二例の自発光表示装置は、第一例 【0036】また、上述でように、画素に一つだけ設け、30 の自発光表示装置が、EL素子のアノードをアクティブ 素子に接続していたの対して、EL素子のカーソードを アクティブ素子に接合したものであり、その他の点につ いては、第一例の自発光表示装置とほぼ同様の構成を有 するものである。また、第二例の自発光表示装置におい て、第一例の自発光表示装置と同様の構成要素には、同 一の符号を付すとともに、その説明を一部省略する。

> 【0043】図6に示すように、第一例の自発光表示装 置においては、第一例と同様に、選択トランジスタ3 と、駆動トランジスタ5とを備えている。そして、第二 例においては、駆動トランジスタ5のソース電極が接地 され、ドレイン電極に第一EL素子11と、第二EL素 子12と、第三EL索子13とが直列に接続され、さら に、第一EL素子11と、第二EL素子12と、第三E L素子13とが直列にEL用電源に接続されている。ま た、図7及び図8の一画素の平面構造を参照して、一画 素の構造をより具体的に説明すると、例えば、第一例と 同様に、選択ライン1と、データライン2と、EL電源 ライン14と、GNDライン15とが配置されている。 なお、第二例においては、EL電源ライン14の位置 50 と、GNDライン15の位置とが第一例の場合と入れ替

わった状態となっている。

【0044】そして、しつように選択トランジスタ3 のドレイン電極3g(図り二図示)がデータライン2に 接続され、選択トランジン・3のゲート電極3a(図9 に図示)が選択ライントに接続されている。また、選択 トランジスタ3のソース電点3 b (図9に図示)は、ゲ ート絶縁膜23に設けらま。コンタクトホールを介して 接続ライン16の一端にも言され、接続ライン16の他 端は駆動トランジスクラー・ト電極5a(図9に図 示) に接続されている

【0045】また、駆動しニンジスタ5は、上述のよう に、そのゲート電極5 a 11 高続ライン16 が接続される とともに、ドレイン電镀F + (図9に図示)にGNDラ イン15が接続されている。そして、駆動トランジスタ 5のソース電極5b (昭) | 図示)に、第一EL素子1 1のカソード11bが寝りられ、第二日L素子12のカ ソード12 bが第一日 にま 三十十のアノード11 aに接 続され、第三EL素子 11 コカソード13 bが第二EL **素子12のアノード**12 a 二接続され、第三EL素子1 いる。付加容量10は「し」りライン15に沿った接続 ライン16とその上に設し、れたゲート絶縁膜23と、 ゲート絶縁膜23上に環じられ、引き回し線14aとコ ンタクトホールを介し扱信されたキャパシタ電極10a と、から構成されている。

【0046】また、阀 10円面開造に示すように、自発 光表示装置の各画素は こ ス語版20上に形成される ものであり、ガラス器展: 上には、発光部11c、1 2 c、13 cの発光領域 、19 においては11 cだけを 図示)を除く部分に 防止膜としての酸化サイ が形成されている。そし て、このブラックマス \*\*\* の居上に、絶縁膜22が形 成されている。そして、または噂じ2上の選択トランジス タ3及び駆動トランジュニーとなる部分に表而に陽極酸 、 5 a が形成されている。 化膜を有するゲートはは 【0047】そして 🚉 ようにゲート電極3a、5 aが形成された絶縁網 . た、ゲート電極3a、5a も覆ってしまうように。 - 絶紀 照23 (例えば、Si N) が形成されている メート絶縁膜23の下に は、選択トランジスクロー 選択ライン1(図9におこ (水戸略) や、選択トランジ スタ3のソース電極 動手ランジスタ5のゲート 電極5aとを繋ぐ接点・ ∃ 号(ゲート配線となる、 **団サイント4等が形成され** 例えば、Al合金) · ている。なお、図印工・し 「統約ライン16とゲート 電極5aとは離れている 図 S 等に示すように接続さ れている。

【0048】そして · . 『毎は関23上に、選択トラ ンジスタ3及び駆動して ニュュのチャネルが形成さ れる領域となるi・

が形成され、その上にブロッキング層3d、5dが形成 され、該ブロッキング層3d、5dの左右にドレイン領 域3e、5e(n+Si)とソース領域3f、5f(n+ Si)とがそれぞれ形成されている。また、ドレイン領 域3 e、5 e上にドレイン電極3 g、5 g(例えば、A 1合金)が設けられ、ソース領域3f、5f上にソース 電極3b、5bが設けられている。

12

【0049】また、上述のように、選択トランジスタ3 のドレイン電極3gは、図9に図示しないデータライン 10 2に接続され、ソース電極3bは、接続ライン16に接 続されている。また、上述のように、駆動トランジスタ 5のドレイン電極5gは、図9に図示しないGNDライ ン15に接続され、ソース電極5bは、第一EL索子1 1のカソード11bに接続されている。

【0050】また、上記ゲート絶縁膜23上には、第一 ~第三EL案子11、12、13のアノード11a、1 2a、13a (例えば、ITO、図9においては、一つ のアノード11aだけを図示)が形成されている。な お、第三EL素子13のアノード13aは、図7等に示 3のアノード13aか(三) 出源サイン14に接続されて 20 すようにEL電源ライン14に接合される。そして、上 記ゲート絶縁膜23上に形成された選択トランジスタ 3、駆動トランジスタ5及びアノード11a、12a、 13a上には、オーバーコート層24 (例えば、Si N)が形成されている。なお、オーバーコード層24 は、選択トランジスタ3及び駆動トランジスタ5を保護 するとともに、アノード11a、12a、13aとカソ ード11b、12b、13bとの間の上記層間絶縁膜と なるものである。

> 【0051】そして、上記オーバーコート層24には、 1マスク2 1 (例えば、反射 30 上記駆動トランジスタ5のソース電極5 b と、第一E L 紫子11のカソード11bとを接合する部分、発光部1 1 c、12 c、13 cとなる有機EL層がアノード11 a、12a、13aに接合する部分(発光領域、なお、 図9においては、一つのアノード11aに発光部11c が接続する部分だけを図示)、アノード11a、12a にカソード12b、13bが接合する部分(図9におい て図示略) にそれぞれコンタクトホール等となる開口部 が形成されている。

> 【0052】また、オーバーコート層24(層間絶縁 一十電極3 a に接続される 40 膜)の開口部の周縁部は、開口部が上に向かうにつれて 広くなるようにテーパ状に形成されている。そして、上 記アノード11a、12a、13a上のオーバーコート 層24(層間絶縁膜)の開口部の部分に開口部より広い 範囲に渡って発光部11c、12c、13cとなる有機 EL層が形成されている。そして、この有機EL層であ る発光部11c、12c、13c上にそれぞれ発光部1 1 c、12 c、13 cより広い範囲に渡ってカソード1 1 b、12 b、13 bが形成されている。なお、第一E L素子11のカソード11bは駆動トランジスタ5のソ ・・・5 c(真性半導体層) 50 ース電極5 bに至るように形成されてソース電極5 bに

接続され、第二日し翌日: のカソード12bは第一日 **し衆子11のアノードし** に至るように形成されてア ノード11aに接合され、『三EL素子13のカソード 13 bは第二EL點下11、コアノード12 a に至るよう に形成されてアノード 11 年に接合される。

【0053】また、上述いったオーバーコート層24 (層間絶縁膜)のアノー: 10、12a、13a上の 開口部の周縁部がテード。こっているので、この周縁部 上に形成された発光部1! 12c、13c及びカソ ード11b、12b、15 は、上記テーパの角度に沿 10 ってアノード11日、1日 、13aに至り、オーバー コード層24の開口部で、コノード11a、12a、1 3 a に対向するようになっている。そして、上記開口部 の周縁部のテーパの角度、Tabbarノード11a、1 2a、13aが形成された。面と、オーバーコート層2 4の開口部の周縁部の特別がなす角度のは、20度~ 50度となっている。

【0054】従って、オーニーコート層24が形成され た後に形成される上記 6元311 c、12 c、13 c及 0度の角度でアノード!: - 12a. 13aに至り、 アノード11a、12g 2 a に対向する部分でアノ ード11a、12m 11m と単行となる。そして、カ ソード11b、125 : 5及びオーバーコート層2 4上には、パッシペーン。 層25が形成され、酸パッ シベーション層25分。今今下の名層を保護するように なっている。

【0055】とのような様にを行する第二例の自発光表 示装置によれば、第一本で「発光表示装置と同様の作用 効果を奏することができる。ともに、さらに、直列に繋。30~13bが接地され、すなわち、GNDライン15に接続 がれた複数の第一〜当三十一巻デエト、12、13のう ちの一端側の第一日日 景一 ファードJLbが駆動トラ ンジスタ5のソース電貨厂に接続されることにより、 他端側の第三Eし素子!2いアノード13aがEし電源 ライン14に接続され、基一上ランジスタ5のドレイン 電極5gがGNDサイン ! に接続されて接地されてい るので、駆動トランススター・バート電位が直接GND レベルに対して定ませので、コントロール性、応答速度 に優れたものとすることだ 3.

図示しなかったか、自一伊中自発光器子の断面構造は、 第二例の断面構造にはって 駆動トランジスタ5のソー ス電極5 b に第一日: コーカソード11**bが接続** されていたのに対し 1 カー・ !! トがソース電極5 bに接続されず、\*\*\*、\*\*\*もに第一日し素子11の アノード11aが日本できれ、『思想となった以外は、ほぼ 同様の断面構造を行せるもってある。なお、それ以外に も、図9に図示され、エイ、一においては、上述のよう に、第一例と第二例。工具でも部分がある。

【0057】次ぎに ○新 ○○胎の形態の第三例の自 50 側)に、ストイオキメトリなSiとNとの比が3:4な

発光表示装置を図面を参照して説明する。図10は第三 例の自発光表示装置の一画素の構成を説明するための回 路図であり、図11及び図11は第三例の自発光表示装 置の駆動方法を説明するための複数画素を含む回路図で ある。

【0058】なお、第三例の自発光表示装置は、第一例 の自発光表示装置の選択トランジスタ3と駆動トランジ スタ5と付加容量10とに代えて、一つのDGメモリT FT35を用いたものであり、その他の点については、 第一例の自発光表示装置とほぼ同様の構成を有するもの である。また、第三例の自発光表示装置において、第一 例の自発光表示装置と同様の構成要素には、同一の符号 を付すとともに、第三例の自発光表示装置において第一 例と同様の構成については、その説明を一部省略する。 【0059】図10に示すように、第三例の自発光表示 装置においては、選択ライン1 (Select) に第一ゲート 電極31が接続され、データライン2 (Data)に第二ゲー ト電極32が接続され、EL電源ライン14にドレイン 電極33が接続され、第一EL素子11にソース電極3 びカソード11b、121 - 13bは、上記20度~5 - 20 - 4が接続されたDGメモリTFT35を備えている。そ して、駆動トランジスタ5とDGメモリTFT35とが 異なる以外は、第一例と同様に、三つの第一〜第三EL <u> 素子11、12、13がソース電極34に直列に接続さ</u> れている。すなわち、ソース電極34に、第一例の図3 に示される構造と同様に、第一EL素子11のアノード 11aが接続され、第二EL素子12のアノード12a が第一E L素子11のカソード11bに接続され、第三 Eし素子13のアノード13aが第二Eし素子12のカ ソード12bに接続され、第三EL素子13のカソード されている。

【0060】上記DGメモリTFT35は、ゲートを二 つ有するとともに、キャリアをトラップすることによ り、メモリ性を有するものとなっている。そして、DG メモリTFT35においては、例えば、可視光が入射さ れると電子-正孔を内部に発生させるチャネル領域(i -a-Si)と、該チャネル領域上の左右側部にそれぞ れ形成されたソース領域及びドレイン領域(n+Si) と、ソース領域、ドレイン領域の接続されたソース電極 【0056】なお、第一作、おいては、その断面構造を「40」34、ドレイン電極33と、上記チャネル領域より基板 側にチャネル領域との間に下部ゲート絶縁膜を介して設 けられた透明な下部ゲート電極(第一ゲート電極31) と、上記チャネル領域の上方側、すなわち、基板の反対 側に、チャネル領域との間に上部ゲート絶縁膜を介して 設けられた上部ゲート電極(第二ゲート電極32)を備 えたものである。なお、下部ゲート電極と上下ゲート電 極とは、回路図上で上下逆になっている。

> 【0061】そして、上記下部ゲート絶縁膜は、SiN からなるとともに、その表層部(チャネル領域に接する

のに対して、SiこNとの比をストイオキメトリからず らして、1:1程度としたと エリッチなトラップ領域が 形成されている。そして、一のトラップ領域は、キャリ ア(正孔、電子)をトラップすることができるようにな っている。

【0062】このようなnチャネル型DGメモリTFT 35は、例えば、第二ゲート電阻32のゲート電圧を0 Vとするとともに、ニース ドレイン間に電圧を印加し た状態で、例えば、第一ゲート電極31のゲート電圧を 上げていった場合のドレイン電流の変化と、次いで、第 10 上業子の発光、非発光を示すデータを書き込む、すなわ ーゲート電極31のゲート電圧を下げっていった場合の ドレイン電流の変化とが異なるヒステリシス特性を有す るものとなっている。そして、このようなDGメモリT FT35においては、トラップ領域にトラップされた中 ャリアの有無やキャリアの極地等により、第一ゲート電 極31のゲート電圧が同じても、ドレイン電流が流れる 場合と流れない場合が生じるようになっている。

【0063】例えば DG以近じTFT35をnチャネ ルとし、トラップ領域に電子が蓄積している場合には、 トラップ領域に蓄積された電子の電界によりチャネル領 20 になっている。 域に正孔が誘起され。第一が一十電極31にゲート電圧 を印加した場合に、このゲート電圧がチャネル形成が可 能なしきい値電圧より値かに高くても、トラップ領域に 蓄積している電子の世界に目役されて、チャネル領域に ドレイン電流を流すことが空間な連続したチャネルが形 成されず、ドレイン電流が流れたいことになる。

【0064】一方、トラップ領域に正孔が蓄積している 場合には、トラッコ領域に割潰した正孔の電界によりチ ャネル領域に電子が誘起され、5年ゲート電極31にゲ ート電圧を印加した場合に、このゲート電圧がチャネル 30 にアドレス電圧が印加される。 形成が可能なしまい。電圧血管にかに低くくても、トラ ップ領域に蓄積した三孔と(月月月年用により、チャネル 領域にドレイン電流や流する上が可能な連続したチャネ ルが形成され、ドレイン電流が行れることになる。従っ て、トラップ領域における蓄積されたキャリアの有無及 び極性により、第一ゲート智慧に上に同じレベルのゲー ト電圧を印加して: ドレストの流が流れてEL素子が 発光する場合と、 - 、イン領計器 流れずにEL素子が発 光しない場合とがある。

法は、例えば、ワーニ・ドレート間にサーロVの電位差 の状態で第一ゲー 心脈を(\*\*)として、第二ゲート電極 **に正のゲート**電圧を「加した」には、 a チャネルが形成 され、ソース領域ででドレイ、位別を形成するn+層か **らキャリア領域(1987年が移動) この変電子がトラップ領域** にトラップされる。 O場。 に現光の人財にかかわら ず、比較的短時間で電子は記号におる。また、この状態 でキャリア領域に対し、照射ガー、ともに、第二ゲート電 極に負のゲート電子・印加しては、合に、キャリア領域に 光の照射により出む。 電子を インプるとともに、この正 50 に、上記横一行の各画素の発光、非発光のデータに基づ

孔-電子対の電子が上記n+層からなるソース領域及び ドレイン電極に移動し、正孔がトラップ領域に取り込ま れて上述の電子と置換され、さらに、正孔が蓄積する。 また、トラップ領域への電子の蓄積に際しては、キャリ ア領域に光を照射するものとしても良い。

16

【0066】次ぎに、図10及び図11を参照して、自 発光表示装置におけるEL素子の駆動方法を説明する。 なお、このEL素子の駆動においては、横(行)方向に 一行分選択されたの各画素のDGメモリTFT35にE ち、DGメモリTFT35にトラップ領域に正孔もしく は電子を蓄積させる書き込み工程と、全画素において、 DGメモリTFT35に記憶された発光、非発光のデー タに基づいて表示を行う表示工程とを繰り返し行うよう になっている。また、書き込み工程を行う度に、データ の書き込みを行う行を一行分ずつずらしていくようにな っており、最終的に全行の画素のDGメモリTFT35 にデータを書き込むようになっており、このようにして ーフレーム分のデータの書き込みと表示が行われるよう

【0067】そして、上記データの書き込み工程におい ては、選択された横一行の画素に沿って配線された選択 ライン1 (CCではアドレスnの選択ライン1) に+3 5 Vの電圧を印加し、他の行列に沿って配線された選択 ライン1(ここではアドレスn+1等のアドレスn以外 の選択ライン)には、電圧は0 Vとする。そして、選択 された横一行の画素に対応する選択ライン1にアドレス 電圧を印加することにより、横一行の画素の選択ライン 1に接続されたDGメモリTFT35の第一ゲート電極

【0068】また、選択された選択ライン1に印加する アドレス電圧は、トラップ領域にチャネルの形成を阻害 するキャリア(ここでは、電子)が蓄積されていても、 ドレイン電流を流すことが可能な高い電圧(例えば、こ こでは+35V)とする。また、各画素のDGメモリT FT35のドレイン電極33が接続されたEL電源ライ ン14には、常時電圧(ここでは、例えば、+10V) が印加されているものとする。とれにより、選択ライン 1に接続された第一ゲート電極31にドレイン電流を流 【0065】また、トラット・USAのキャリアの蓄積方 40 すことが可能な電圧が印加されるので、DGメモリTF T35のソース電極34に接続された第一~第三EL素 子11、12、13に電流が流れ、選択された横一行の 画素において、第一~第三EL素子11、12、13が アドレス発光する。

> 【0069】そして、第一~第三EL素子11、12、 13がアドレス発光することにより、DGメモリTFT 35のチャネル領域に光が照射され、上述のようにチャ ネル領域に正孔-電子対が発生することになる。ここ で、各画素の縦の各列毎に配線されたデータライン2

いて電圧が印加される。すなわち、アドレスがnの選択 ライン1 に接続された横一行の削器の一つの画案(例え ばm番目の画器)を発光を維持させない場合には、その 画素が接続されたデータライン2に正の電圧(ここで は、例えば、+201)を印加する。

٠.,

【0070】また、逆にアーレスがnの選択ライン1に 接続された横一行の河梁のころの一つの画器(例えば、 m + 1番目の画景)を発売を維持させる場合には、その 画素が接続されたデークラインでに負の電圧(ここで は、例えば、-2011年1973。すなわち、横一行 10 いては、最後に書き込まれたデータに基づいて、一列の の各画素において、その画類で類光させるか否かのデー タに基づいて、各画器が接続されたデータライン2に正 の電圧もしくは頃の電圧を印刷する。

【0071】そして、デーコライン2は、DGメモリT FT35の第二が一下電標にはに接続されており、上述 のように第一~第三日し翌年11、12、13が発光し てDGメモリTFT35のチャムル領域に光が照射され て正孔-電子対が生じた状態 ? 第二ゲート電極32に 電圧が印加された場合には、一つ電圧が正の場合に、D GメモリTFT35のトラー『領域に電子が蓄積し、そ。20 の電圧が負の場合にトロスト リコドT35のトラップ領 域に正孔が鬱積されることになる。

【0072】そして、上注によるに選択された一つの選 択ライン1に接続された。4万分百器の名画器において、 それらのDGメモリTドTYTODEラップ領域に電子も しくは正孔が溶積された段階できざ込み工程を終了し、 表示工程となる。そして、記しに関においては、全ての 選択ライン1に、上回のしゃい値電圧より低い電圧、す なわち、DG2モリニニTにらのトラップ領域にトラッ プされたキャリアの一月がパーリアの振性により、ドレー イン電流が流れる場合「流れなり場合が生じる電圧(と とでは、例えば、モチュヤー 王明にれる。

【0073】日し電源ライン(こには、上述のように常 時+10Vの電圧が印度されて津に懸とされ、また、この とき各データライン D間Hittl Vとなる。そして、上 述の選択された闘ー一つ画学においば、それらの画素の DGメモリTド TB ロー・・・ 領域に蓄積されたキャ リアの極性に限っないで含む。これ非発光の状態となる。

【0074】倒えば、 日本 二 に電子がトラップ領域 に蓄積された選択ライン 1 C アプレスが n で、データラ 40 量の低下に基づく高速応答・正確な輝度制御の実現等の イン2がm部目の画別におい、一寸のDGメモリTFT 35のトラッツ領域には行い。自じしているので、上述の ように選択ライント、7 第二子 下電極3 1に低い電圧 1 - 別 辞頃された電子の電界 が印加されてら、トー の影響によりキャネニーで、国際主じたロチャネルが形成 されず、ドレイン電流。それに、早期になり、第一~第 三EL素子1:、12、: ここ 産光状態となる。

【0075】一方、「ニュー」、正孔がトラップ領域に 蓄積された選択さイン (\*) スがっで、データライ ン2がm++部間の Tark に、そのDGメモリTF 50 ができる。

T35のトラップ領域に正孔が蓄積しているので、上述 のように選択ライン 1 から第一ゲート電極3 1 に低い電 圧が印加された場合に、トラップ領域に蓄積された正孔 の電界との相互作用により、チャネル領域に連続したチ ャネルが形成され、ドレイン電流が流れた状態となり、 第一~第三EL索子11、12、13は発光を維持する **ととになる。** 

【0076】また、上述の書き込み工程において、デー タが書き込まれた横一行の画素以外の他の行の画素にお 各画素が発光もしくは非発光の状態となる。例えば、ア ドレスがn+1の選択ライン1に接続された横一行の各 画索においては、前のフレームにおいて書き込まれたデ ータ(トラップするチャージが正孔又は電子)に基づい て発光もしくは非発光の状態となる。また、アドレスが n-1の選択ライン1に接続された横一行の各画素にお いては、上述の書き込み工程の前の回の書き込み工程に おいては書き込まれたデータに基づいて発光もしくは非 発光の状態となる。

【0077】そして、以上のような書き込み工程と表示 工程とを繰り返すとともに、書き込み工程毎に書き込み を行う横一行の画素を一行ずつずらした場合には、1フ レーム分の表示において、画素の横の行の数だけ表示が 行われる。すなわち、点滅した状態で表示が行われると とになるが、点滅速度が有る程度の速度以上となれば、 人間の目には点滅を認識することができす、連続して画 像が表示された状態に見えることになる。また、書き込 み工程の度に、横一行の画素が全ての光ることになる が、高デューティー駆動で横一行の画素がアドレス時間 30 が極めて短ければ、やはり人間の目で認識することがで きず、書き込み工程により表示に大きな影響がでること がない。

【0078】従って、上述のようにアクティブ素子とし てDGメモリTFT35を用いても連続した表示が可能 となる。そして、第三例の自発光表示装置においては、 第一例の自発光表示装置と比較してその駆動動作が上述 のように少し異なってはいるが、第一例の場合と同様の 効果、すなわち、アクティブ素子における損失電力の低 滅による全消費電力の低減や、EL索子における静電容 効果を奏することができる。

【0079】さらに、第三例の自発光表示装置によれ ば、従来のようにアクティブ素子として、一画素毎に、 選択トランジスタ3と駆動トランジスタ5との二つを用 いる必要がなく、一つのDGメモリTFT35を用いれ ば良いので、自発光表示装置の構成の簡略化並びに発光 領域の面積拡大を図ることができる。すなわち、アクテ ィブ索子の数を1/2にすることが可能となり、自発光 表示装置の製造時における歩留まりの向上等を図ること

20

【0080】なお、、 パランジスタにおいて は、電流の流れる方面 19 (チャネル)の種類 (正孔もしくは電子)に、 トレインとソースとが決 まるので、上述の記載にも、ことドレインとソースとを 入れ替えるものとしてもは、ことだ、一画業当たりのE **し素子の数は、三つ、大学・スキものではなく、複数な** らば、二つでも、四つし、「ゴ」いが、アクティブ素子 における損失電 (see 1915年 1915 開手の節電容量の低下 1 岩平の数が多い**方が良** の面では、一画景当に りのEL素子の数が進ました。まい方が好ましい。 [0.081]

【発明の効果】は発し、場に、可、記載の自発光表示装置 によれば、複数 園〇 「Alichina 電気的に直列にアクテ ィブ素子に接続する シュー うことにより、複数個の自 然発光素子をも 「同 輝度レベルの一 個の自然発光素子をデージングで接続した場合に比 較して、アクティブ語 デー これの電流の値を低くすると とができるので、アクランで自分における損失電力を低 減することができる。 さい ここ 速のような構成とする 20 【図11】第三例の自発光表示装置における駆動方法を ことにより、こ 11 巻月失電力を低減し て自発光表示 コー武武を図ることがで きる。

【0082】本阔床。 ・: 説の自発光表示**装置に** よれば、自発光器子のカーニャンとクティブ素子に接続。 されてとにより、自主、マン・ソンノードが、例えば、自 発光素子用の電源に注意され、こことになるとともに、ア クティブ素子の端子 イードは、されることになる。と の際には、アクティーは、コンサる信号の電位 が、直接グラン りまろので、コントロ 30 5 ール性。応答声 【0083】本 生 1 発光表示装置に よれば、各画器。 - 1 一周のアクティブ素 子により、自発し、 1 5 万円きるので、従 来のように各画 ・ シスタを用いた 場合よりも、1 - 人 一二を自時化することが できる。

【図面の簡単な『明』

【図1】本発明(集)・・・・・・ 一個の自発光表示装置 の一画素の構成。同じ - 哺習せである。

【図2】第一例の日本、 おっから顕紫の平面構造を 説明するための相当

【図3】第一例の自発光表示装置の一画素の平面構造を 説明するための図面である。

【図4】第一例の自発光表示装置の駆動トランジスタに おける損失電位と従来例のEL表示装置の駆動トランジ スタにおける損失電位との違いを説明するためのグラフ である。

【図5】第一例の自発光表示装置のE L素子における電 流特性と、従来例のEL表示装置のEL素子における電 流特性との違いを説明するためのグラフである。

く、製造工程の貿易さ (1974年) 周台には、一画素当た 10 【図6】本発明の実施の形態の第二例の自発光表示装置 の一画素の構成を説明するための回路図である。

> 【図7】第二例の自発光表示装置の一画紫の平面構造を 説明するための図面である。

> 【図8】第二例の自発光表示装置の一画素の平面構造を 説明するための図面である。

> 【図9】第二例の自発光表示装置の一画素の断面構造を 説明するための図面である。

> 【図10】本発明の実施の形態の第三例の自発光表示装 置の一画素の構成を説明するための回路図である。

説明するための回路図である。

【図12】第三例の自発光表示装置における駆動方法を 説明するための回路図である。

【図13】従来例のEL表示装置の一画素の構成を説明 するための回路図である。

【図14】従来例のEL表示装置の駆動トランジスタに おける損失電位を説明するためのグラフである。

【符号の説明】

選択トランジスタ (アクティブ素子) 3

駆動トランジスタ (アクティブ素子)

1 1 第一EL素子(自発光素子)

lla アノード

11b カソード

12 第二EL 景子(自発光素子)

12a アノード


12b カソード


1 3 第三EL素子(自発光素子)

13a アノード


13b カソード

40 35 DGメモリTFT(アクティブ索子、メモリ性 を有するトランジスタ)





【図12】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потигр.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.